neo npu ip 文章進(jìn)入neo npu ip技術(shù)社區(qū)

智權(quán)半導(dǎo)體/SmartDV力助高速發(fā)展的中國(guó)RISC-V CPU IP廠商走上高質(zhì)量發(fā)展之道

進(jìn)入2024年，全球RISC-V社群在技術(shù)和應(yīng)用兩個(gè)方向上都在加快發(fā)展，中國(guó)國(guó)內(nèi)的RISC-V CPU IP提供商也在內(nèi)核性能和應(yīng)用擴(kuò)展方面取得突破。從幾周前在杭州舉行的2024年RISC-V中國(guó)峰會(huì)以及其他行業(yè)活動(dòng)和廠商活動(dòng)中，可以清楚地看到這一趨勢(shì)。作為全球領(lǐng)先的IP供應(yīng)商，SmartDV也從其中國(guó)的客戶(hù)和志趣相投的RISC-V CPU IP供應(yīng)商那里獲得了一些建議和垂詢(xún)，希望和我們建立伙伴關(guān)系攜手在AI時(shí)代共同推動(dòng)芯片產(chǎn)業(yè)繼續(xù)高速發(fā)展。SmartDV也看到了這一新的浪潮。上一次在行業(yè)慶祝RISC-V
關(guān)鍵字：智權(quán) SmartDV RISC-V CPU IP

MCX N系列NPU智能驅(qū)動(dòng)AI咖啡機(jī)，重塑咖啡研磨新境界！

MCX N系列NPU, 作為先進(jìn)的人工智能處理器，以其強(qiáng)大的計(jì)算能力和高效的算法優(yōu)化，不僅能夠處理復(fù)雜的圖像識(shí)別任務(wù)，還能在咖啡研磨過(guò)程中實(shí)現(xiàn)精準(zhǔn)控制，確保每一?？Х榷苟寄艿玫角〉胶锰幍奶幚?。為AI咖啡機(jī)注入了前所未有的智能動(dòng)力！先說(shuō)結(jié)論，利用150MHz MCX N的NPU去推理咖啡豆烘焙程度(39mS)比用400MHz的M7內(nèi)核推理(109mS)快了3倍!作為一名“咖市”的“MCU系統(tǒng)與應(yīng)用工程師”一直為研磨咖啡豆的顆粒度而感到苦惱，每次換豆都要浪費(fèi)2次18克豆子去實(shí)現(xiàn)“18克豆，10bar，30秒內(nèi)
關(guān)鍵字： NPU AI咖啡機(jī) 深度學(xué)習(xí)

將ASIC IP核移植到FPGA上——如何確保性能與時(shí)序以完成充滿挑戰(zhàn)的任務(wù)！

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們分享了第二到第四主題，介紹了使用FPGA進(jìn)行原型設(shè)計(jì)時(shí)需要立即想到哪些基本概念、在將專(zhuān)為ASIC技術(shù)而設(shè)計(jì)的I
關(guān)鍵字： ASIC IP FPGA SmartDV

新思科技推出業(yè)內(nèi)首款獲得ISO/SAE 21434網(wǎng)絡(luò)安全合規(guī)認(rèn)證的IP產(chǎn)品，加速汽車(chē)安全領(lǐng)域發(fā)展

摘要：●? ?新思科技ARC HS4xFS處理器IP和新思科技IP開(kāi)發(fā)流程均通過(guò)獨(dú)立審計(jì)機(jī)構(gòu)SGS-T?V Saar的ISO/SAE 21434認(rèn)證。●? ?獲得ISO/SAE 21434認(rèn)證可應(yīng)對(duì)不斷變化的網(wǎng)絡(luò)安全威脅，有助于在整個(gè)生命周期內(nèi)為汽車(chē)系統(tǒng)提供長(zhǎng)期的安全性與可靠性?！? ?經(jīng)過(guò)安全風(fēng)險(xiǎn)分析（SRA）認(rèn)證的新思科技ARC HS4xFS處理器IP助力開(kāi)發(fā)者能夠以安全的方式將IP集成到系統(tǒng)中，從而滿足ISO/SAE 21434要求?！?n
關(guān)鍵字：新思科技 ISO/SAE 21434 網(wǎng)絡(luò)安全合規(guī)認(rèn)證 IP 汽車(chē)安全

將ASIC IP核移植到FPGA上——更新概念并推動(dòng)改變以完成充滿挑戰(zhàn)的任務(wù)!

本系列文章從數(shù)字芯片設(shè)計(jì)項(xiàng)目技術(shù)總監(jiān)的角度出發(fā)，介紹了如何將芯片的產(chǎn)品定義與設(shè)計(jì)和驗(yàn)證規(guī)劃進(jìn)行結(jié)合，詳細(xì)講述了在FPGA上使用IP核來(lái)開(kāi)發(fā)ASIC原型項(xiàng)目時(shí)，必須認(rèn)真考慮的一些問(wèn)題。文章從介紹使用預(yù)先定制功能即IP核的必要性開(kāi)始，通過(guò)闡述開(kāi)發(fā)ASIC原型設(shè)計(jì)時(shí)需要考慮到的IP核相關(guān)因素，用八個(gè)重要主題詳細(xì)分享了利用ASIC所用IP來(lái)在FPGA上開(kāi)發(fā)原型驗(yàn)證系統(tǒng)設(shè)計(jì)時(shí)需要考量的因素。在上篇文章中，我們介紹了將ASIC IP移植到FPGA原型平臺(tái)上的必要性，并對(duì)原型設(shè)計(jì)中各種考量因素進(jìn)行了總體概述，分析開(kāi)發(fā)A
關(guān)鍵字： ASIC IP FPGA SmartDV

燦芯半導(dǎo)體發(fā)布通用高性能小數(shù)分頻鎖相環(huán)IP及相關(guān)解決方案

一站式定制芯片及IP供應(yīng)商——燦芯半導(dǎo)體（上海）股份有限公司近日宣布成功研發(fā)出一款通用高性能小數(shù)分頻鎖相環(huán)（fractional-N PLL） IP，支持24bits高精度小數(shù)分頻，最高輸出頻率4.5Ghz，另外還支持?jǐn)U頻時(shí)鐘（SSC）功能，可以為客戶(hù)提供多功能的小數(shù)分頻 PLL解決方案。PLL電路一般用于產(chǎn)生輸出頻率，輸出頻率值與PLL的參考輸入頻率呈倍數(shù)關(guān)系。小數(shù)分頻PLL通過(guò)頻率乘法比例的小數(shù)值，實(shí)現(xiàn)更精確的輸出頻率控制，從而提供更高精度和準(zhǔn)確度的輸出頻率。SSC發(fā)生器是在一定頻率范圍內(nèi)調(diào)制時(shí)鐘信號(hào)
關(guān)鍵字：燦芯半導(dǎo)體小數(shù)分頻鎖相環(huán) IP

Ceva擴(kuò)展智能邊緣IP領(lǐng)導(dǎo)地位增添用于AIoT設(shè)備的全新TinyML優(yōu)化NPU

●? ?小巧的Ceva-NeuPro-Nano NPU帶來(lái)了超低功耗與最佳性能的優(yōu)化平衡，可在消費(fèi)、工業(yè)和通用 AIoT 產(chǎn)品中高效執(zhí)行 TinyML 工作負(fù)載●? ?用于Ceva-NeuPro NPU系列的Ceva-NeuPro Studio完善了AI SDK，支持包括TensorFlow Lite for Microcontrollers和 microTVM的開(kāi)放式 AI 框架，可加快開(kāi)發(fā) TinyML 應(yīng)用●? ?Ceva憑借在物聯(lián)網(wǎng)連接方
關(guān)鍵字： Ceva 智能邊緣IP TinyML NPU

NPU成為邊緣智能新思路

在人工智能（AI）技術(shù)日新月異的今天，從云端到邊緣的計(jì)算需求不斷攀升，為各行各業(yè)帶來(lái)了前所未有的變革機(jī)遇。作為這一領(lǐng)域的領(lǐng)軍者，Arm 公司憑借其卓越的節(jié)能技術(shù)和從云到邊緣的廣泛布局，正逐步構(gòu)建著未來(lái)AI生態(tài)的基礎(chǔ)。其中，Arm Ethos U85 NPU（神經(jīng)網(wǎng)絡(luò)處理器）的推出，更是為邊緣智能的發(fā)展注入了強(qiáng)勁動(dòng)力，開(kāi)啟了AI無(wú)處不在的新篇章。隨著物聯(lián)網(wǎng)（IoT）設(shè)備的普及和大數(shù)據(jù)的爆炸式增長(zhǎng)，邊緣計(jì)算逐漸成為AI應(yīng)用的重要場(chǎng)景。邊緣計(jì)算能夠在數(shù)據(jù)源附近進(jìn)行數(shù)據(jù)處理和分析，極大地降低了數(shù)據(jù)傳輸?shù)难舆t和帶寬
關(guān)鍵字： arm NPU 邊緣智能

AI 芯片的未來(lái)，未必是 GPU

在人工智能計(jì)算架構(gòu)的布局中，CPU 與加速芯片協(xié)同工作的模式已成為一種典型的 AI 部署方案。CPU 扮演基礎(chǔ)算力的提供者角色，而加速芯片則負(fù)責(zé)提升計(jì)算性能，助力算法高效執(zhí)行。常見(jiàn)的 AI 加速芯片按其技術(shù)路徑，可劃分為 GPU、FPGA 和 ASIC 三大類(lèi)別。在這場(chǎng)競(jìng)爭(zhēng)中，GPU 憑借其獨(dú)特的優(yōu)勢(shì)成為主流的 AI 芯片。那么，GPU 是如何在眾多選項(xiàng)中脫穎而出的呢？展望 AI 的未來(lái)，GPU 是否仍是唯一解呢？GPU 如何制勝當(dāng)下？AI 與 GPU 之間存在著密切的關(guān)系。強(qiáng)大的并行計(jì)算能力AI 大模型
關(guān)鍵字： GPU TPU NPU Cobalt MTIA

奕斯偉計(jì)算公司在最新的RISC-V邊緣計(jì)算SoC中將SiFive CPU、Imagination GPU和自有NPU結(jié)合集成

今天，北京奕斯偉計(jì)算技術(shù)股份有限公司（以下簡(jiǎn)稱(chēng)“奕斯偉計(jì)算”）與Imagination Technologies和SiFive聯(lián)合宣布，奕斯偉EIC77系列SoC中的圖形和計(jì)算加速功能由Imagination的GPU IP、SiFive的CPU IP，以及奕斯偉計(jì)算的專(zhuān)有神經(jīng)網(wǎng)絡(luò)單元NPU無(wú)縫集成而成。“AI時(shí)代，面對(duì)千行百業(yè)被重塑的巨大機(jī)遇，奕斯偉計(jì)算正在構(gòu)建基于RISC-V的智能計(jì)算未來(lái)，”奕斯偉計(jì)算副董事長(zhǎng)王波表示，“算力是AI的核心驅(qū)動(dòng)力，我們已推出EIC77系列SoC，以滿足客戶(hù)更多應(yīng)用場(chǎng)景的不
關(guān)鍵字：奕斯偉 RISC-V SiFive CPU Imagination GPU NPU

IC設(shè)計(jì)倚重IP、ASIC趨勢(shì)成形

半導(dǎo)體制程進(jìn)入2奈米，擷發(fā)科技董事長(zhǎng)楊健盟指出，IC設(shè)計(jì)難度陡增，未來(lái)硅智財(cái)、ASIC角色將更加吃重，協(xié)助IC設(shè)計(jì)以SoC方式因應(yīng)AI新世代。楊健盟分析，過(guò)往IDM分拆晶圓代工之典范，將在IC設(shè)計(jì)上發(fā)生，AI時(shí)代IC設(shè)計(jì)大者恒大趨勢(shì)成形。擷發(fā)科技已獲國(guó)際芯片大廠AI芯片外包訂單，楊健盟認(rèn)為，現(xiàn)在芯片晶體管動(dòng)輒百億個(gè)，考驗(yàn)IC設(shè)計(jì)業(yè)者研發(fā)量能。大量采用基礎(chǔ)、接口IP使研發(fā)能力更能專(zhuān)注前段設(shè)計(jì)，海外大廠甚至將后段交由ASIC業(yè)者，未來(lái)倚重IP、ASIC趨勢(shì)只會(huì)更加明顯。中國(guó)臺(tái)灣半導(dǎo)體產(chǎn)業(yè)鏈在邏輯先進(jìn)制程、先
關(guān)鍵字： IC設(shè)計(jì) IP ASIC

半導(dǎo)體知識(shí)產(chǎn)權(quán)市場(chǎng)規(guī)模將增長(zhǎng)27.1億美元

根據(jù)Technavio的報(bào)告，全球半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）市場(chǎng)規(guī)模預(yù)計(jì)將在2024年至2028年間增長(zhǎng)27.1億美元。預(yù)計(jì)在預(yù)測(cè)期內(nèi)，市場(chǎng)的復(fù)合年增長(zhǎng)率（CAGR）將超過(guò)7.47%。復(fù)雜芯片設(shè)計(jì)和多核技術(shù)的使用推動(dòng)了市場(chǎng)的增長(zhǎng)，同時(shí)納米光子集成電路（ICs）的出現(xiàn)也是一大趨勢(shì)。然而，半導(dǎo)體IP的重復(fù)使用構(gòu)成了一項(xiàng)挑戰(zhàn)。主要市場(chǎng)參與者包括Achronix Semiconductor Corp.、Advanced Micro Devices Inc.、Alphawave IP Group plc、Arm Ltd
關(guān)鍵字：半導(dǎo)體知識(shí)產(chǎn)權(quán) IP

AI PC 仍等待“殺手锏”應(yīng)用，IDC 預(yù)估 2028 年其占比將達(dá) 2/3

IT之家 6 月 5 日消息，市場(chǎng)調(diào)查機(jī)構(gòu) IDC 公布的最新報(bào)告，盡管全球經(jīng)濟(jì)有所改善，且配備 NPU 的 AI PC 開(kāi)始涌現(xiàn)，但 2024 年全球 PC 市場(chǎng)依然保持穩(wěn)定，預(yù)估出貨量為 2.602 億臺(tái)。教育市場(chǎng)2024 年教育市場(chǎng) PC 出貨量預(yù)估為 2960 萬(wàn)臺(tái)，很多機(jī)構(gòu)在疫情期間購(gòu)買(mǎi)的 PC 也到了換機(jī)時(shí)間，不過(guò)換機(jī)潮不會(huì)像疫情期間一樣出現(xiàn)高峰期，而是較為平緩過(guò)渡。家用市場(chǎng)IDC 預(yù)估 2024 年家用 PC 出貨量下降 1.1%，不過(guò)在高通、AMD 和英特爾的推動(dòng)下，2024 年
關(guān)鍵字： NPU AI

Arm發(fā)布基于3nm芯片工藝的新CPU、GPU IP

芯片設(shè)計(jì)公司Arm今日發(fā)布了針對(duì)旗艦智能手機(jī)的新一代CPU和GPU IP（設(shè)計(jì)方案）：Cortex-X925 CPU、Immortalis G925 GPU。新產(chǎn)品均使用了其最新的Armv9架構(gòu)，基于臺(tái)積電3nm制程工藝方案，針對(duì)終端設(shè)備在AI應(yīng)用上的性能進(jìn)行設(shè)計(jì)優(yōu)化。此外還將提供軟件工具，讓開(kāi)發(fā)人員更容易在采用Arm架構(gòu)的芯片上運(yùn)行生成式AI聊天機(jī)器人和其他AI代碼。預(yù)計(jì)搭載最新內(nèi)核設(shè)計(jì)的手機(jī)將于2024年底上市。據(jù)官方介紹，新的CPU與GPU IP是目前旗下同類(lèi)產(chǎn)品中性能最強(qiáng)的一代，新CPU性能提升3
關(guān)鍵字： arm CPU GPU IP 3nm

西門(mén)子推出 Solido IP 驗(yàn)證套件，為下一代 IC 設(shè)計(jì)提供端到端的芯片質(zhì)量保證

●? ?西門(mén)子集成的驗(yàn)證套件能夠在整個(gè)IC設(shè)計(jì)周期內(nèi)提供無(wú)縫的IP質(zhì)量保證，為IP開(kāi)發(fā)團(tuán)隊(duì)提供完整的工作流程西門(mén)子數(shù)字化工業(yè)軟件日前推出 Solido? IP 驗(yàn)證套件 (Solido IP Validation Suite)，這是一套完整的自動(dòng)化簽核解決方案，可為包括標(biāo)準(zhǔn)單元、存儲(chǔ)器和 IP 模塊在內(nèi)的設(shè)計(jì)知識(shí)產(chǎn)權(quán) (IP) 提供質(zhì)量保證。這一全新的解決方案提供完整的質(zhì)量保證 (QA) 覆蓋范圍，涵蓋所有 IP 設(shè)計(jì)視圖和格式，還可提供 “版本到版本” 的 IP 認(rèn)證，能夠提升完整芯
關(guān)鍵字：西門(mén)子 Solido IP IC設(shè)計(jì) IC 設(shè)計(jì)